Моделирование и верификация цифровых систем на языке VHDL

Петр Николаевич Бибило Н. А. Авдеев

Моделирование и верификация цифровых систем на языке VHDL

бумажная книга
Проверить наличие на складах

Дата отгрузки на данный момент неизвестна.

Товар закончился у основного поставщика, и, после получения заказа от вас, мы закажем его у других поставщиков. Мы не можем гарантировать выполнение данного заказа, поэтому настоятельно не рекомендуем заказывать данный товар, используя предоплату (банковский перевод и т.п.). Заказ на такой товар действителен в течение 3 недель (если в течение 3 недель товар не придет, заказ будет отменен). Однако, это не означает, что товар нельзя заказать вновь, поскольку в некоторых случаях возможны и более поздние поставки.


Технические характеристики
Издательство:
URSS
Дата выхода:
май 2017
ISBN:
978-5-9710-4578-6
Объём:
344 страниц

В настоящем издании рассматриваются подготовка тестирующих программ, моделирование и верификация VHDL-описаний проектов цифровых систем, реализуемых на элементной базе сверхбольших интегральных схем и систем на кристалле. Приводятся пошаговые маршруты выполнения различных видов моделирования в системе Questa Sim. Описываются стандарт VHDL’2008 языка VHDL и ориентированный на верификацию язык PSL (язык ассертов) для записи утверждений о свойствах поведения проектируемых цифровых систем. В книгу включено большое число примеров, которые могут быть использованы для совершенствования навыков практической работы в системе Questa Sim при промышленном проектировании. Для студентов, магистрантов и аспирантов, изучающих языки VHDL и PSL и их применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых систем.



Полная версия

Мы принимаем
Подробнее об оплате

1996-2025 © OTALEX