Моделирование и верификация цифровых систем на языке VHDL

Моделирование и верификация цифровых систем на языке VHDL

Петр Николаевич Бибило Н. А. Авдеев

     

бумажная книга

18.82 USD


В корзину


Наличие на складе:

Склад в Москве

Ожидаемое поступление (если вы сделаете заказ прямо сейчас): 14.05.2024; планируемая отправка: 15.05.2024

Склад в С.-Петербурге

Ожидаемое поступление (если вы сделаете заказ прямо сейчас): 17.05.2024; планируемая отправка: 18.05.2024



Издательство: URSS
Дата выхода: май 2017
ISBN: 978-5-9710-4578-6
Объём: 344 страниц

В настоящем издании рассматриваются подготовка тестирующих программ, моделирование и верификация VHDL-описаний проектов цифровых систем, реализуемых на элементной базе сверхбольших интегральных схем и систем на кристалле. Приводятся пошаговые маршруты выполнения различных видов моделирования в системе Questa Sim. Описываются стандарт VHDL’2008 языка VHDL и ориентированный на верификацию язык PSL (язык ассертов) для записи утверждений о свойствах поведения проектируемых цифровых систем. В книгу включено большое число примеров, которые могут быть использованы для совершенствования навыков практической работы в системе Questa Sim при промышленном проектировании. Для студентов, магистрантов и аспирантов, изучающих языки VHDL и PSL и их применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых систем.

Каталог