

Цифровые Интегральные Схемы

МЕТОДОЛОГИЯ ПРОЕКТИРОВАНИЯ

DIGITAL INTEGRATED CIRCUITS

A DESIGN PERSPECTIVE
SECOND EDITION

JAN M. RABAAY
ANANTHA CHANDRAKASAN
BORIVOJE NICOLIC

Prentice Hall Electronic and VLSI series
Charles G. Sodini, series editor



Pearson Education, Inc.
Upper Saddle River, New Jersey 07458

ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ

МЕТОДОЛОГИЯ ПРОЕКТИРОВАНИЯ

ЖАН М. РАБАИ
АНАНТА ЧАНДРАКАСАН
БОРИВОЖ НИКОЛИЧ

Серия книг Prentice Hall по электронике и СБИС
Редактор серии Чарльз Г. Содини



Москва • Санкт-Петербург • Киев
2007

ББК (Ж/О)32.844.1

P12

УДК 621.382.2/.3

Издательский дом “Вильямс”

Зав. редакцией *С.Н. Тригуб*

Перевод с английского и редакция *А.В. Назаренко*

По общим вопросам обращайтесь в Издательский дом “Вильямс” по адресу:
info@williamspublishing.com, <http://www.williamspublishing.com>
115419, Москва, а/я 783; 03150, Киев, а/я 152

Рабаи, Жан М., Чандракасан, Ананта, Николич, Боривож.
P12 Цифровые интегральные схемы, 2-е издание.: Пер. с англ. —
М. : ООО “И.Д. Вильямс”, 2007. — 912 с. : ил. — Парал. тит. англ.
ISBN 978-5-8459-1116-2 (рус.)

Книга будет чрезвычайно полезна разработчикам цифровых интегральных схем и инженерам, желающим лучше разобраться в структуре СБИС. В ней предлагается множество полезных примеров, которые вы можете использовать в своей работе, и учтены основные тенденции, существующие в современном мире разработки КМОП-устройств. Книгу можно использовать как учебник по микроэлектронике при подготовке студентов соответствующих специальностей или как справочник по интегральным схемам, который удобно всегда иметь под рукой. Она хорошо структурирована и достаточно понятна, хотя базовые знания о предметной области и используемом в ней математическом аппарате все же желательны.

ББК (Ж/О)32.844.1

Все названия программных продуктов являются зарегистрированными торговыми марками соответствующих фирм.

Никакая часть настоящего издания ни в каких целях не может быть воспроизведена в какой бы то ни было форме и какими бы то ни было средствами, будь то электронные или механические, включая фотокопирование и запись на магнитный носитель, если на это нет письменного разрешения издательства Prentice Hall, Inc.

Authorized translation from the English language edition published by Prentice Hall, Inc., Copyright © 2003, 1996 by Pearson Education, Inc.

All rights reserved. No part of this book shall be reproduced, stored in a retrieval system, or transmitted by any means—electronic, mechanical, photocopying, recording, or otherwise—without written permission from the publisher, except for the inclusion of brief quotations in a review.

Russian language edition published by Williams Publishing House according to the Agreement with R&I Enterprises International, Copyright © 2007

ISBN 978-5-8459-1116-2 (рус.)
ISBN 0-13-090996-3 (англ.)

© Издательский дом “Вильямс”, 2007
© by Pearson Education, Inc., 2003, 1996

Оглавление

Предисловие	17
I. Структуры	27
1. Введение	29
2. Технология производства	67
А. Топология ИС	103
3. Приборы	111
Б. Моделирование схемы	181
4. Проводник	187
II. Перспектива схемы	233
5. КМОП-инвертор	235
6. Разработка комбинационных логических элементов на КМОП	299
В. Моделирование сложных логических схем	385
Г. Техники разработки топологии для сложных логических элементов	395
7. Разработка последовательных логических схем	401
III. Перспектива системы	459
8. Стратегии реализации цифровых интегральных схем	461
Д. Описание характеристик логических и последовательных ячеек	519
Е. Синтез проекта	527
9. Вопросы межсоединений	537
10. Синхронизация в цифровых схемах	593
Ж. Верификация проекта	669
11. Проектирование арифметических блоков	675

12. Проектирование запоминающих устройств и матричных структур	751
3. Приемочные испытания произведенных схем	867
IV. Приложения	889
<hr/>	
А. Ответы на задачи	891
Б. Справочная информация	901
Предметный указатель	905

Содержание

Предисловие	17
Что в этой книге нового	17
Сохранение духа первого издания	18
Как пользоваться этой книгой	18
Общедоступный Web-ресурс	20
Уникальные особенности данной книги	20
Краткий обзор содержания	21
Слова признательности	24
От издательства	26
I. Структуры	27
<hr/>	
1. Введение	29
1.1. Взгляд в историю	30
1.2. Главное в проектировании цифровых интегральных схем	33
1.3. Меры качества разработки цифровой интегральной схемы	44
1.3.1. Стоимость	44
1.3.2. Функциональные возможности и помехоустойчивость	48
1.3.3. Быстродействие	58
1.3.4. Потребляемая мощность	61
1.4. Резюме	63
1.5. Для любознательных	63
2. Технология производства	67
2.1. Введение	68
2.2. Изготовление КМОП ИС	68
2.2.1. Кремниевая пластина	69
2.2.2. Фотолитография	70
2.2.3. Некоторые повторяющиеся шаги технологического процесса	74
2.2.4. Схема упрощенного КМОП-процесса	76
2.3. Нормы проектирования: между разработчиком и технологом	80
2.4. Корпусирование интегральных схем	84
2.4.1. Материалы корпусов	87
2.4.2. Уровни межсоединений	87
2.4.3. Учет тепловыделения при корпусировании	94

8 Содержание

2.5. Тенденции в технологии интегральных схем	96
2.5.1. Краткосрочная перспектива	97
2.5.2. Долгосрочная перспектива	99
2.6. Резюме	100
2.7. Для любознательных	101
А. Топология ИС	103
А.1. Редактор топологии	104
А.2. Символьная топология	105
А.3. Проверка соблюдения норм проектирования	106
А.4. Восстановление принципиальной электрической схемы	109
А.5. Для любознательных	110
3. Приборы	111
3.1. Введение	112
3.2. Диод	113
3.2.1. Беглое описание принципа работы: обедненная область	113
3.2.2. Статическое поведение	116
3.2.3. Динамическое поведение или переходные процессы	119
3.2.4. Реальный диод. Вторичные эффекты	123
3.2.5. SPICE-модель диода	125
3.3. Полевой МОП-транзистор	127
3.3.1. Краткое описание принципов работы прибора	127
3.3.2. МОП-транзистор в статических условиях	128
3.3.3. Реальный МОП-транзистор: некоторые вторичные эффекты	159
3.3.4. SPICE-модели МОП-транзисторов	163
3.4. Несколько слов об отклонениях в технологическом процессе	166
3.5. Взгляд в перспективу: масштабирование технологии	169
3.6. Резюме	176
3.7. Для любознательных	177
Б. Моделирование схемы	181
Б.1. Свойства схемного моделирования	182
Б.2. Режимы моделирования	183
Б.3. Развертка постоянной составляющей	183
Б.4. Анализ переходных процессов	183
Б.5. Модели устройств	184
Б.6. Для любознательных	185
Б.7. Литература	185

4. Проводник	187
4.1. Введение	188
4.2. На первый взгляд	188
4.3. Параметры соединения — емкость, сопротивление и индуктивность	191
4.3.1. Емкость	191
4.3.2. Сопротивление	198
4.3.3. Индуктивность	202
4.4. Модели электрических проводников	204
4.4.1. Идеальный проводник	205
4.4.2. Модель с сосредоточенными параметрами	205
4.4.3. Сосредоточенная RC -модель	207
4.4.4. Распределенная RC -цепь	211
4.4.5. Линия передачи	215
4.5. SPICE-модели проводов	226
4.5.1. Распределенные RC -линии в SPICE	226
4.5.2. SPICE-модели линии передачи	228
4.5.3. Перспектива: взгляд в будущее	228
4.6. Резюме	230
4.7. Для любознательных	231
II. Перспектива схемы	233
<hr/>	
5. КМОП-инвертор	235
5.1. Введение	236
5.2. Статический КМОП-инвертор — интуитивная перспектива	236
5.3. Расчет устойчивости КМОП-инвертора (статическое поведение)	241
5.3.1. Порог переключения	241
5.3.2. Запас помехоустойчивости	245
5.3.3. Еще раз об устойчивости	249
5.4. Быстродействие КМОП-инвертора: динамическое поведение	252
5.4.1. Расчет емкости	252
5.4.2. Задержка распространения: анализ в первом приближении	258
5.4.3. Задержка распространения с точки зрения разработки	263
5.5. Мощность, энергия и задержка энергии	275
5.5.1. Динамическое потребление мощности	275
5.5.2. Статическое потребление	286
5.5.3. Собираем все вместе	289
5.5.4. Анализ потребления мощности с помощью SPICE	292
5.6. Перспектива: масштабирование технологии и ее влияние на метрики инвертора	294
5.7. Резюме	297
5.8. Для любознательных	298

6. Разработка комбинационных логических элементов на КМОП	299
6.1. Введение	300
6.2. Разработки статических КМОП-устройств	301
6.2.1. КМОП ИС	301
6.2.2. Стандартизованная логика	332
6.2.3. Логика на проходных транзисторах	338
6.3. Разработка динамических КМОП-элементов	356
6.3.1. Динамическая логика: основные принципы	356
6.3.2. Скорость и рассеяние мощности в динамических логических элементах	359
6.3.3. Вопросы сохранности сигнала в динамических схемах	363
6.3.4. Каскадное соединение динамических элементов	370
6.4. Перспективы	378
6.4.1. Как выбрать стиль разработки логики	378
6.4.2. Разработка логики со сниженным потреблением напряжения	379
6.5. Резюме	382
6.6. Для любознательных	383
В. Моделирование сложных логических схем	385
V.1. Представление цифровых данных в виде непрерывной сущности	386
V.2. Представление данных в виде дискретной сущности	386
V.3. Использование моделей более высокого уровня	391
Г. Техники разработки топологии для сложных логических элементов	395
G.1. Разработка топологии согласно Уэйнбергеру и концепции стандартных ячеек	395
G.2. Планирование топологии с использованием путей Эйлера	396
7. Разработка последовательных логических схем	401
7.1. Введение	402
7.1.1. Временные метрики последовательных схем	403
7.1.2. Классификация элементов памяти	405
7.2. Статические защелки и регистры	407
7.2.1. Принцип бистабильности	407
7.2.2. Защелки, основанные на мультиплексоре	409
7.2.3. Регистр “master–slave”, управляемый фронтом	411
7.2.4. Низковольтные статические защелки	418
7.2.5. Статические SR-триггеры — запись данных методом грубой силы	420
7.3. Динамические защелки и регистры	423
7.3.1. Динамические регистры на проходных логических элементах, управляемые фронтом	424
7.3.2. Тактируемая КМОП-схема — подход, нечувствительный к расфазировке	426
7.3.3. Действительно однофазный тактируемый регистр	430

7.4. Альтернативные стили регистров	435
7.4.1. Импульсные регистры	435
7.4.2. Регистры, основанные на усилителях считывания	438
7.5. Конвейер: подход к оптимизации последовательных цепей	440
7.5.1. Конвейер на защелках или на регистрах?	442
7.5.2. NORA–КМОП — стиль логики конвейерных структур	443
7.6. Небистабильные последовательные схемы	446
7.6.1. Триггер Шмитта	446
7.6.2. Последовательные схемы с одним устойчивым состоянием	449
7.6.3. Автоколебательные схемы	451
7.7. Перспектива: выбор стратегии тактирования	453
7.8. Резюме	455
7.9. Для любознательных	456
III. Перспектива системы	459
8. Стратегии реализации цифровых интегральных схем	461
8.1. Введение	462
8.2. От индивидуального подхода к проектированию к полуиндивидуальному и использованию структурированных массивов	467
8.3. Индивидуальная разработка	468
8.4. Методология проектирования на основе элементов	469
8.4.1. Стандартный элемент	470
8.4.2. Скомпилированные элементы	476
8.4.3. Макроэлементы, мегаэлементы и интеллектуальная собственность	478
8.4.4. Полуиндивидуальный процесс проектирования	483
8.5. Подходы к реализации, основанные на матрицах	486
8.5.1. Матрицы с предварительной диффузией (или программируемым фотошаблоном)	487
8.5.2. Матрицы с предварительным монтажом	493
8.6. Перспектива — платформа реализации будущего	512
8.7. Резюме	514
8.8. Для любознательных	515
Д. Описание характеристик логических и последовательных ячеек	519
Д.1. Важность и сложность описания характеристик библиотеки	519
Д.2. Описание характеристик логических ячеек	520
Д.3. Описание характеристик регистров	523
Д.4. Список использованной литературы	526

Е. Синтез проекта	527
Е.1. Синтез схем	528
Е.2. Синтез логики	529
Е.3. Синтез архитектуры	532
Е.4. Для любознательных	536
9. Вопросы межсоединений	537
9.1. Вступление	538
9.2. Паразитная емкость	538
9.2.1. Емкость и надежность — перекрестные помехи	538
9.2.2. Емкость и быстродействие в КМОП	542
9.3. Паразитное сопротивление	555
9.3.1. Сопротивление и надежность — омическое падение напряжения	555
9.3.2. Электромиграция	558
9.3.3. Сопротивление и быстродействие — RC -задержка	560
9.4. Паразитная индуктивность*	566
9.4.1. Индуктивность и надежность — скачок напряжения на $L \frac{di}{dt}$	566
9.4.2. Индуктивность и быстродействие — эффекты линии передачи	573
9.5. Улучшенные техники межсоединений	577
9.5.1. Цепи с уменьшенным размахом	579
9.5.2. Техники передачи на переключателях тока	585
9.6. Перспектива: сети на кристалле	587
9.7. Резюме	588
9.8. Для любознательных	589
10. Синхронизация в цифровых схемах	593
10.1. Введение	594
10.2. Классификация цифровых систем с позиции синхронизации	595
10.2.1. Синхронное межсоединение	595
10.2.2. Мезохронное межсоединение	596
10.2.3. Плезиохронное межсоединение	596
10.2.4. Асинхронное межсоединение	597
10.3. Синхронное проектирование — глубокий анализ перспектив	598
10.3.1. Основы синхронного тактирования	598
10.3.2. Источники расфазировки и дрожания	606
10.3.3. Технологии разводки тактовых сигналов	614
10.3.4. Тактирование на основе защелок*	623
10.4. Проектирование схем с внутренней синхронизацией*	627
10.4.1. Логические схемы с внутренней синхронизацией — асинхронный подход	627
10.4.2. Генерация сигнала завершения	631
10.4.3. Передача сигналов с самосинхронизацией	635
10.4.4. Практические примеры логики с внутренней синхронизацией	641

10.5. Схемы синхронизации и арбитры*	644
10.5.1. Схемы синхронизации — концепция и реализация	644
10.5.2. Арбитры	650
10.6. Синтез тактовых сигналов и синхронизация с использованием ФАПЧ*	650
10.6.1. Суть	652
10.6.2. Основные составляющие схем ФАПЧ	654
10.7. Перспективы	659
10.7.1. Распределенное тактирование и использование систем автоподстройки по задержке	659
10.7.2. Оптическое распределение тактового сигнала	661
10.7.3. Синхронное или асинхронное проектирование	663
10.8. Резюме	663
10.9. Для любознательных	664
Ж. Верификация проекта	669
11. Проектирование арифметических блоков	675
11.1. Введение	676
11.2. Информационные каналы в архитектурах цифровых процессоров	677
11.3. Сумматор	678
11.3.1. Двоичный сумматор: определения	678
11.3.2. Полный сумматор: вопросы проектирования схем	682
11.3.3. Двоичный сумматор: проектирование логики	689
11.4. Умножитель	707
11.4.1. Умножитель: определения	707
11.4.2. Генерация частичных произведений	708
11.4.3. Накопление частичных произведений	710
11.4.4. Конечное суммирование	715
11.4.5. Резюме	716
11.5. Сдвиговый регистр	716
11.5.1. Многорегистровое циклическое сдвиговое устройство	717
11.5.2. Логарифмический сдвиговый регистр	719
11.6. Другие арифметические операторы	720
11.7. Компромиссы между мощностью и скоростью в информационных каналах*	722
11.7.1. Технологии уменьшения мощности (время проектирования)	725
11.7.2. Управление мощностью во время выполнения	737
11.7.3. Уменьшение мощности в холостом (или спящем) режиме	743
11.8. Перспектива: проектирование как поиск компромиссов	745
11.9. Резюме	746
11.10. Для любознательных	747

12. Проектирование запоминающих устройств и матричных структур	751
12.1. Введение	752
12.1.1. Классификация запоминающих устройств	753
12.1.2. Архитектуры и основные составляющие запоминающих устройств	757
12.2. Сердечник запоминающего устройства	764
12.2.1. Постоянные запоминающие устройства	764
12.2.2. Энергонезависимые оперативные запоминающие устройства	780
12.2.3. Оперативные запоминающие устройства (ОЗУ)	792
12.2.4. Ассоциативные запоминающие устройства	807
12.3. Периферийные схемы запоминающих устройств*	810
12.3.1. Декодеры адреса	810
12.3.2. Усилители считывания	818
12.3.3. Опорное напряжение	826
12.3.4. Задающие устройства/буферы	831
12.3.5. Синхронизация и контроль	831
12.4. Надежность и выход готовых запоминающих устройств*	834
12.4.1. Отношение сигнал/шум	835
12.4.2. Выход годных запоминающих устройств	841
12.5. Рассеяние мощности в запоминающих устройствах*	844
12.5.1. Источники рассеяния мощности в запоминающих устройствах	844
12.5.2. Секционирование памяти	846
12.5.3. Решение проблемы рассеяния активной мощности	846
12.5.4. Рассеяние хранимой информации	848
12.5.5. Резюме	851
12.6. Разбор примеров запоминающих устройств	851
12.6.1. Программируемая логическая матрица (ПЛМ)	851
12.6.2. Статическое ОЗУ емкостью 4 Мбит	854
12.6.3. Флэш-память емкостью 1 Гбит на основе элементов НЕ-И	855
12.7. Перспективы: тенденции и эволюция в сфере полупроводниковых ЗУ	859
12.8. Резюме	861
12.9. Для любознательных	863
3. Приемочные испытания произведенных схем	867
Введение	867
Процедура тестирования	869
Проектирование с возможностью тестирования	870
Для любознательных	886

IV. Приложения	889
А. Ответы на задачи	891
Б. Справочная информация	901
Значения некоторых физических констант и коэффициентов материалов	901
Формулы и уравнения	901
Модели КМОП-устройств	903
Комбинационная КМОП-логика	903
Модели межсоединений	904
Предметный указатель	905

Предисловие

Что в этой книге нового

Пере вами второе издание книги *Цифровые интегральные схемы. Методология проектирования*. За шесть лет, прошедших с момента выхода в свет первого издания, цифровые интегральные схемы существенно эволюционировали и видоизменились. Технология изготовления ИС продолжила свой путь в область все более малых размеров. Со времени выхода первого издания размер минимального топологического элемента уменьшился почти в десять раз и теперь приближается к диапазону 100 нм. Подобное уменьшение оказывает двойное воздействие на проектирование цифровых интегральных схем. Во-первых, резко возросла сложность систем, которые теперь могут быть размещены в одном кристалле микросхемы. Решение связанных с этим проблем привело к появлению новых стратегий проектирования и реализации таких проектов. В то же время переход в область субмикронных размеров изменяет поведение приборов и выдвигает на передний план ряд новых аспектов, которые сказываются на надежности, стоимости, быстродействии и величине рассеиваемой мощности цифровых ИС. Именно углубленное рассмотрение этих вопросов и отличает данное издание от первого.

Беглого взгляда на оглавление достаточно, чтобы заметить, что в книге содержится подробное описание поведения субмикронных приборов, методов оптимизации схем, моделирования и оптимизации межсоединений, сохранения целостности сигналов, синхронизации и организации временных диаграмм, кроме того, значительное внимание уделено рассеиваемой мощности. Все названные темы иллюстрируются примерами современных конструктивных решений. Кроме того, поскольку на рынке цифровых ИС более 99% — это МОП-схемы, из книги были исключены разделы, посвященные описанию технологий кремниевых биполярных схем и схем на основе GaAs (однако интересующийся читатель может найти старые главы с описанием этих технологий на Web-сайте данной книги). Учитывая важность методологии в современном процессе проектирования, в состав книги были введены специальные разделы-вставки, в каждом из которых подчеркивается тот или иной конкретный аспект процесса проектирования. Это новое издание существенно переработано, и связано это прежде всего с появлением двух соавторов Ананты Чандракасана (Anantha Chandrakasan) и Боривожа Николича (Borivoje Nikolić), которые внесли новый более широкий взгляд на процесс проектирования цифровых ИС, а также на последние тенденции и проблемы в этой области.

Сохранение духа первого издания

Вводя эти изменения, авторы тем не менее хотели сохранить дух и цели первого издания, а именно: создание мостика между чисто **схемотехническим и системным подходами** к проектированию цифровых устройств. Начинается книга с описания принципов работы электронных приборов и углубленного анализа главного элемента всех цифровых устройств: инвертора. Затем полученные знания распространяются на вопросы проектирования более сложных модулей: вентилях, регистров, контроллеров, сумматоров, устройств умножения и запоминающих устройств. В ходе изложения поднимаются все те вопросы, которые с неизбежностью встают перед разработчиками современных сложных микросхем: какие параметры разработки определяющие, на какую часть проекта следует обратить особое внимание, а что можно проигнорировать? Понятно, что естественной реакцией на возрастающую сложность цифровых систем является упрощение. Однако чрезмерное упрощение может привести к потере схемой работоспособности, поскольку было опущено влияние таких общесистемных эффектов, как временные требования, система межсоединений и потребляемая мощность. Чтобы не угодить в эту западню, важно выполнять проектирование с учетом как схемотехнических, так и общесистемных аспектов. Именно такой подход и взят за основу в данной книге, которая предоставит читателю знания и умение, необходимые в борьбе со сложностью современных систем и основанные на использовании как аналитического, так и экспериментального методов.

Как пользоваться этой книгой

В основном материал, изложенный в данной книге, предназначен для изучения на старших курсах в группах по специальности “Проектирование цифровых устройств”. В дополнение к этому ядру в книгу включены главы и разделы, посвященные передовым направлениям в данной области. В процессе разработки структуры данной книги быстро стало очевидным, что в такой обширной теме, как проектирование цифровых устройств, очень сложно определить подмножество, которое бы удовлетворяло потребностям читателей всех категорий. С одной стороны, новичкам в данной области требуется подробное описание базовых концепций. С другой стороны, отзывы читателей и рецензентов первого издания показали, что крайне желательно и даже необходимо, чтобы в книгу были включены материалы, дающие углубленное и расширенное описание передовых направлений и современного положения дел. Следование подобному видению привело к появлению книги, содержание которой выходит за рамки односеместрового курса. Посвященный описанию передовых направлений материал может быть использован в качестве основы для изучения предмета на последнем курсе обучения. Широкий охват тем и включение в состав книги описания современных подходов делает ее полезным справочным пособием для профессиональных инженеров. Кроме того, предполагается, что студенты, приступающие к изучению данного курса, уже знакомы с основами проектирования логических схем.

Организация материала такова, что если придерживаться определенного порядка следования, то его можно проходить и читать в разной последовательности. Ядром книги являются главы 5–8. Главы 1–4 можно рассматривать в качестве вводных. В ответ на часто упоминаемое требование в главе 2 дан краткий курс технологии изготовления полупроводниковых приборов. Что касается главы 3, то студенты, уже знакомые с основами физики полупроводниковых приборов, могут ее просто быстро пролистать. Авторы настоятельно рекомендуют это сделать, так как именно в ней вводится ряд важных обозначений и базовых положений. Кроме того, в ней же приводится описание подхода к первичному моделированию субмикронных транзисторов, допускающему выполнение анализа вручную. Чтобы подчеркнуть важность системы межсоединений при проектировании современных цифровых устройств, описание подходов к моделированию межсоединений было сдвинуто в материале книги вперед, в главу 4.

Главы 9–12 являются наиболее передовыми по своему содержанию и могут быть использованы для придания курсу определенной направленности. Например, курс с акцентом на схемотехнические аспекты может включать в себя базовые главы, дополненные материалом из глав 9 и 12. Курс с упором на проектирование цифровых систем должен включать дополнение в виде частей глав 9–11. Все эти главы с материалом, посвященным передовым подходам, могут составить основу курса для групп последнего года обучения или преддипломного уровня. В тексте книги главы с передовым материалом отмечены звездочкой.

Ниже приведено несколько возможных способов организации курса для групп старшего курса. В *методических материалах для преподавателей*, размещенных на Web-сайте книги, приведено несколько полных учебных планов, основанных на курсах, которые читают в некоторых институтах.

Базовый курс схемотехники (при минимальном предварительном знакомстве с физикой полупроводниковых приборов): 1, 2.1–2.3, 3–8, (9.1–9.3, 12).

Несколько более усложненный курс схемотехники: 1 (2, 3), 4–9, 10.1–10.3, 10.5–10.6, 12.

Курс проектирования систем: 1 (2, 3), 4–9, 10.1–10.4, 11, 12.1–12.2.

Вставки приводятся в составе тех глав, к которым они относятся.

Для обеспечения последовательного изучения материала в каждой из глав сначала указывается перечень излагаемых в ней тем, за которым следует их подробное и углубленное обсуждение. В разделе “Перспективы” обсуждается связь изложенных концепций с реальными разработками и возможные пути их развития в будущем. Каждая глава заканчивается разделом “Резюме” с кратким перечислением тем, раскрытых в тексте, за которым следуют разделы “Для любознательных” и “Список литературы”. В этих разделах приводится пространственный список ссылок и указателей для тех читателей, которые хотят получить более подробную информацию по тем или иным вопросам, затронутым в главе.

Как и подразумевает название этой книги, одной из ее целей является выделение этапа проектирования в процессе создания цифровых интегральных схем. Чтобы добиться наглядности и дать возможность увидеть реальные перспективы, в книге были введены примеры практически воплощенных конструктивных решений и топологий. Их анализ помогает получить ответы на такие вопросы, как: “Насколько в действительности позволяет сэкономить площади или мощности или не потерять в быстродействии использование конкретной методики?” В целях имитации реального процесса проектирования в книге также широко используются результаты, получаемые с помощью инструментальных средств разработки, например, с помощью средств моделирования на схемном и ключевом уровнях, а также с помощью систем генерации и редактирования топологии. Очень часто там, где необходимо проверить результаты расчетов, выполненных вручную, проиллюстрировать новую концепцию или исследовать сложное поведение, не поддающееся анализу вручную, используется компьютерный анализ.

Наконец, для облегчения процесса изучения в книге содержится большое количество примеров. Кроме того, в каждой главе дается несколько *заданий или вопросов на сообразительность* (ответы на них можно найти в конце книги), которые заставляют думать и разбираться в процессе чтения.

Общедоступный Web-ресурс

На Web-сайте <http://bwrc.eecs.berkeley.edu/IcBook/index.htm> выложены задания по разработке с решениями, а также полный набор слайдов, содержащих наиболее важные рисунки и графики, приведенные в книге.

Кроме всего прочего, на Web-сайте также можно найти примеры лабораторных работ по программированию и схемотехнике, дополнительную информацию и массу полезных ссылок на другие Web-сайты.

Уникальные особенности данной книги

- Объединяет схемотехнический и системный взгляды на задачу проектирования. Обеспечивает глубокое понимание проблемы разработки сложных цифровых интегральных схем, одновременно готовя разработчика к решению новых сложных задач, которые, возможно, уже ждут его.
- Основная направленность книги — проектирование. В ней представлены основные проблемы, возникающие при проектировании, и приводятся методические указания по их решению. Представленные методики иллюстрируются примерами реальных конструктивных решений и результатами полного анализа с использованием пакета SPICE.
- Это первая книга по проектированию интегральных схем, посвященная исключительно приборам с субмикронными размерами. Для облегчения понимания связанных с этим особенностей была разработана простая модель транзистора, получившая название *унифицированной модели МОП-транзистора* и позволяющая проводить анализ вручную.
- Уникальна в показе самых современных методик проектирования сложных быстродействующих интегральных схем и схем с малым энергопотреб-